Études d'architectures électroniques numériques pour les systèmes de communications ayant ces contraintes : une grande complexité de calcul (exemple : décodeurs de codes correcteurs d'erreurs), un besoin de reconfigurabilité (exemple récepteurs radio multi-standard) et un besoin de sécurité pour éviter les attaques des circuits de chiffrement.
Réalisations du responsable dans le domaine de l’UE
A GARCIA, J-L DANGER, W. BURLESON. "Reducing Power Consumption in FPGAs with keeping a high performance level."/Workshop on VLSI'2000 , ORLANDO, Avril 2000
J-L DANGER, A. GHAZEL, E. BOUTILLON, H.LAAMARI "Efficient FPGA Implementation of gaussian noise generator for communication channel emulation/" ICECS2K, Beyrouth , Décembre 2000.
J-L DANGER : Brevet international sur l'architecture d'une ligne à retard numérique en vue d'être utilisée dans une PLL (Boucle à verrouillage de phase)
F. GUILLOUD, E. BOUTILLON, J-L. DANGER "/Bit Error Rate Calculation of a Multiband non-coherent OOK demodulation/" ICC2002, New York, 2002.
KRIKIDIS, J-L. DANGER, L. NAVINER, "A reconfigurable receiver for CDMA2000 1X which minimizes the power consumption", International Conference on Wireless and Optical Communications WOC 2003, Banff, Alberta, Canada, July 14-16, 2003.
