Réalisations du responsable dans le domaine de l’UE
-
CCVLSI’88, Castagne P., Derieux A., Manga C., Mehrez H., Shamsa K., "Architecture et réalisation VLSI d'un papillon FFT systolique à haute performance et entièrement testable", CCVLSI-88, 24-25 Octobre 1988, Halifax, Canada
-
IEEE ETW'96, C. Quennesson, P. Debaud, E. Dupont-Nivet & H. Mehrez "A Heuristic Method for CMOS Circuits Self-Checking Efficiency Estimation" IEEE European Test Workshop 1996, Montpellier France June 12 - 14, 1996, pp 21-25
-
VLSI'97, M. Aberbour, A. Houelle, H. Mehrez , N. Vaucher, A. Guyot* `A Timing Driven Adder Generator Architecture' Proc. VLSI'97, Gramado, Brazil.
-
IEEE ISCS’98, M. Aberbour, H. Mehrez ` Architecture and Design Methodology of the RBF-DDA Neural Network ' IEEE Symposium on Circuits and Systems, Monterey CA, 1998
-
(ICEEC'04), "Automatic Layout of Scalable Embedded Field Programmable Gate Array", Mehrez Habib, Mrabet Hayder, Marrakchi Zied, TissotT AndréThe International Conference on Electrical, Electronic and Computer Engineering 2004 (ICEEC'04), Cairo, Egypt, September 2004, pp. 469-472
Acronyme : timed
|
Spécialité : IMA
|
3 ECTS
|
Niveau : 500
|
Semestre : S4
|
Titre : Traitement des images médicales
|
Responsable : Dominique BEREZIAT
| |
Dostları ilə paylaş: |