Expérience du responsable dans le domaine de l’UE
Je suis Enseignant-Chercheur dans l'Equipe ACSI du LIP6. Je travaille sur la modélisation multi-abstraction de composants numériques complexes et sur la simulation efficace de systèmes sur puce multi-processeurs à espace mémoire partagé (traitement vidéo, réseau). Je m'intéresse également aux langages de modélisation de systèmes à temps discret (VHDL, Verilog, systemC) et à temps continu (VHDL-AMS, Verilog-AMS, SystemC-AMS), ainsi qu'à la synthèse de systèmes sur composants programmables. J'enseigne l'architecture des ordinateurs en L3, M1 et M2, la gestion et la programmation des périphériques et M1, les langages de description de matériel (HDL) en M2, et le prototypage rapide d'application mixtes matérielles/logicielles sur FPGA.
|
