Réalisations du responsable dans le domaine de l’UE
Développement de modèles de processeurs RISC, de caches et de divers composants pour des systèmes intégrés
Développement d’outil de simulation logico-temporelle
Enseignement de l’architecture des ordinateurs dans le cadre des formations de l’UNESCO
Acronyme : mjpeg
Spécialité : ACSI
3 ECTS
Niveau : 500
Semestre : S4
Titre : Implantation d'un décodeur MJPEG sur une architecture multiprocesseur intégrée sur puce
Responsable : Alain GREINER
Répartition hebdomadaire ou semestrielle
(CM: 12h)(TD/TME 16h)
Contenu
Ce module est un exemple concret de déploiement d’une application logicielle multi-tâches sur une architecture matérielle multi-processeur intégrée sur une seule puce (MP-SoC). Il illustre sur une application réelle les méthode de conception conjointe matériel/logiciel présentées dans l’U.E. AMLSI.
