Design and implementation of a 10 Gigabit Ethernet xaui test systems

5.3  Future Developments

The Logic  Analyzer module  captures  the  data  upon  the  reception  of only  two  kinds  of 

trigger signals, Trigger on Start and Trigger on Zap. More arm signals such as Trigger on 

Errors, Trigger on Runts  or Trigger on Invalid characters can be added in future.  These 

trigger signals were not added to the present module due to time constraints.

48

Reproduced  with  permission  of the  copyright  owner.  Further reproduction  prohibited without  permission.

---

LIST OF REFERENCES

[1] Xilinx Virtex 2 Pro datasheet.

http://direct.xilinx.com/bvdocs/publications/ds083.pdf

[2] Xilinx. ML300 evaluation board.

http://www.xilinx.com/products/boards/ml300/index.htm

[3] Xilinx. RocketIO BERT Reference Design User Guide.

http://www.xilinx.com/bvdocs/userguides/ug064.pdf.

[4] IEEE P802.3ae  10 Gigabit  Ethernet Task Force,