Dossier soutenance de thèse

N° d'ordre : D 06 -

présentée

devant l'Institut National des Sciences Appliquées de Rennes
en vue de l'obtention du
DOCTORAT
spécialité : ELECTRONIQUE
par M Florent BERTHELOT
Intitulé : Méthodologie de conception haut niveau pour architectures reconfigurables dynamiquement

Directeur de Thèse : Fabienne NOUVEL et Dominique HOUZET

Date, heure et lieu de soutenance : 11h , Amphi BONNIN le 07/12/2006
Rapporteurs

M. Michel AUGUIN Directeur de recherche CNRS, I3S, UNSA, Nice

M. Lionel TORRES Professeur des Universités au LIRMM, Université de Montpellier II

Examinateurs

M. Emmanuel CASSEAU Professeur des Universités, ENSSAT Lannion

M. Christophe MOY Professeur associé à Supélec Rennes

Mme. Fabienne NOUVEL Maitre de conférence HDR à l'INSA de Rennes, IETR

M. Dominique HOUZET Professeur des Universités à l'INPG - ENSERG, Grenoble

Document 4
RESUME DE LA THESE
Ces dernières années l’apparition de nouvelles architectures ayant la flexibilité du logiciel et la performance du matériel, basées sur la programmation de circuits matériels tels que les FPG, ont fait leurs apparitions. Ces propriétés attrayantes et le rythme soutenu des progrès qu’a connu cette technologie ont changé le rôle jusque là joué par ces composants et leur ont permis de passer du rôle de prototypage d’ASIC ou de ’glue logic’ au rôle d’unités de calcul alternatives. On parle de plus en plus de systèmes (ou plateformes) reconfigurables qui intègrent sur un même substrat un ou plusieurs coeurs de processeurs et une matrice programmable. Par ailleurs, tout un champ technologique émerge actuellement dans le domaine de la reconfiguration dynamique. Cette technologie permet de modifier, en cours d’exécution, partiellement ou complètement la configuration du circuit. Ceci introduit une nouvelle dimension au problème de conception, en élargissant encore l’ensemble des choix d’intégration possibles. Le concepteur se retrouve donc face à des choix d’implantations logicielles et matérielles pour les différentes parties de l’application.
Nous présenterons une méthodologie de conception pour architectures reconfigurables dynamiquement. Cette méthodologie permet la spécification et la modélisation à un haut niveau de l'architecture reconfigurable dynamiquement jusqu'à la génération RTL du design pour implantation matérielle. Cette méthodologie est basée sur l'utilisation du logiciel SynDEx qui permet une spécification haut niveau de l'algorithme de l'application, ainsi que de l'architecture hétérogène composées de processeurs, DSP et FPGA. Une Adéquation Algorithme Architecture (AAA) est alors possible. Notre travail se focalise sur l'introduction des architectures matérielles reconfigurables dynamiquement, et notamment les dernières générations de FPGA partiellement reconfigurables, dans ce flot de conception haut niveau. Nous abordons dans ce travail la prise en compte de la reconfiguration dynamique, la génération automatique de l'architecture matérielle, la gestion des phases de reconfigurations dynamiques ainsi que l'optimisation celle-ci pour l'architecture générée. Cette méthodologie de conception à été appliquée sur le projet PALMYRE, permettant de rendre un modem de radiocommunication 4éme génération reconfigurable dynamiquement.