L'architecture matérielle systèmes informatiques a connu une évolution foudroyante au cours des 20 dernières années. Cette évolution est principalement dûe à l'augmentation des capacités d'intégration sur silicium, puisque le nombre de transistors intégrables sur une puce double tous les deux ans. Les principes architecturaux présentés dans ce cours s'appliquent donc aussi bien aux ordinateurs "classiques" qu'aux systèmes intégrés sur puce qu'on trouve dans les téléphones portables, dans les machines à laver, ou dans les voitures... On analyse comment et pourquoi on est passé des processeurs CISC microprogrammés des années 70 aux processeurs superscalaires actuels, en passant par les architectures RISC des années 80/90. On présente également les principaux mécanismes matériels dont dépendent les performances des systèmes informatiques : hiérarchies de mémoire, mécanismes de cache, mémoire virtuelle, explotation du parallélisme gros grain grâce aux architectures multi-processeurs.
Expérience du responsable dans le domaine de l’UE
Pirouz Bazargan Sabet est maitre de conférences à l’université Paris 6. Sa thèse de doctorat porte sur l’architecture et la réalisation des processeurs à haute performance. Ses thèmes de recherche s’articulent autour de la vérification des circuits intégrés réalisés avec des technologies fortement submicroniques
Réalisations du responsable dans le domaine de l’UE
Développement de modèles de processeurs RISC, de caches et de divers composants pour des systèmes intégrés
Développement d’outil de simulation logico-temporelle
Enseignement de l’architecture des ordinateurs dans le cadre des formations de l’UNESCO
Acronyme : ares
Spécialité : RES
6 ECTS
Niveau : 400
Semestre : S1
Titre : Architecture des réseaux
Responsable : Olivier FOURMAUX
Répartition hebdomadaire ou semestrielle
(CM: 2h00)(TD: 2h00)(TME: 2h00)
Contenu
L'UE Architecture des RESeaux s'inscrit dans la continuité de l'UE Introduction aux réseaux de licence (qui est pré-requise). Elle a pour but de détailler le fonctionnement d'un réseau global tel que l'Internet et d'étudier les architectures sur lesquelles ce dernier repose. Cette UE aborde les technologies actuellement utilisées et prépare aux évolutions telles que IPv6, la QoS ou la mobilité traitées dans l'UE Internet Nouvelle Génération du second semestre.
Expérience du responsable dans le domaine de l’UE
Responsable de l'UE ARES (depuis 2003). Enseignant dans le domaine des Réseaux Informatiques (depuis 1996). Chercheur depuis 1995 dans le domaine des réseaux informatiques aux laboratoires LIP6 UMR7606-CNRS/UPMC (1995-1999 et depuis 2003) et L2TI EA3043-UP13 (1999-2003). Administrateur réseau du laboratoire L2TI (1999-2003). Docteur en Réseaux Informatiques de l'UPMC (1998).
Réalisations du responsable dans le domaine de l’UE
Création des cours, TD, montage des TME et évolution de l'U.E. Architecture des Réseaux de la mention Informatique du Master UPMC (depuis 2003).
Création des cours, TD, montage des TP et suivi des enseignements de réseaux informatiques de la maîtrise EEA, de la formation Ingénieur Logiciel et du DESS AIM de l'Univertité Paris 13 (1999-2003).
Publication : J. Caraballo Moreno & O. Fourmaux, Live Streaming on a Peer-to-peer Overlay: Implementation and Validation, in proceedings of IEEE ICN'05 (2005).
Thèse de doctorat de l'UPMC : Les Communications Multipoints dans les Réseaux Haut Débit Multimédia - Le Multicast en Environnement IP sur ATM (1998).
Implication technique et académique dans les premières plateformes réseaux nationales longue distance pour les applications multimédia distribuées : MIRIHADE, SAFIR et SAFIR 2 (1997-1999).
