Consolider et approfondir les connaissances, la méthodologie et la pratique de la conception et de la programmation par objets et par composants.
Expérience du responsable dans le domaine de l’UE
Expérience de la programmation objet depuis 1974 dans différents langages (Simula-67, Pascal Objet, Delphi, Java, J#, C#, VB Net, etc.) aussi bien d'un point de vue méthodologique que d'un point de vue de développement (cf. la liste des réalisations). Corrélativement, expérience de conception et de gestion d'interfaces homme-machine à base de composants dans le contexte d'architectures à plugins.
Réalisations du responsable dans le domaine de l’UE
Wao, 220 000 lignes en Delphi : logiciel d'assistance au traitement de textes complexes sous Word
Xao, 190 000 lignes en Delphi : logiciel d'assistance à la gestion d'étudiants (notes, projets, mail, etc.)
Jiminy, 40 000 lignes en Delphi : interface d'utilisation de différents jdk (Java, C#, J#, VB Net, Php)
Folio : 200 000 lignes en Pascal Objet : interprète, assembleur, macro-générateur et éditeur de liens pour une machine simulée
MicMac, 70 000 lignes en Delphi : interprète de règles de réécriture pour la génération de textes ou hyper-textes complexes
Acronyme : mips
Spécialité : ACSI
3 ECTS
Niveau : 500
Semestre : S3
Titre : Réalisation VLSI du processeur MIPS R3000 (VLSI implementation of the MIPS R3000 processor)
Responsable : Pirouz BAZARGAN SABET
Répartition hebdomadaire ou semestrielle
(30h/7 semaines)
Contenu
Module très pratique organisé autour de l'implantation VLSI d'un micro-processeur 32 bits. Le projet est réalisé en 3 semaines par des équipes de 5 étudiants.
Expérience du responsable dans le domaine de l’UE
Pirouz Bazargan Sabet est maitre de conférences à l’université Paris 6. Sa thèse de doctorat porte sur l’architecture et la réalisation des processeurs à haute performance. Ses thèmes de recherche s’articulent autour de la vérification des circuits intégrés réalisés avec des technologies fortement submicroniques.
Réalisations du responsable dans le domaine de l’UE
Développement de modèles de processeurs RISC, de caches et de divers composants pour des systèmes intégrés
Développement d’outil de simulation logico-temporelle
Enseignement de l’architecture des ordinateurs dans le cadre des formations de l’UNESCO
Acronyme : mjpeg
Spécialité : ACSI
3 ECTS
Niveau : 500
Semestre : S4
Titre : Implantation d'un décodeur MJPEG sur une architecture multiprocesseur intégrée sur puce
Responsable : Alain GREINER
Répartition hebdomadaire ou semestrielle
(CM: 12h)(TD/TME 16h)
Contenu
Ce module est un exemple concret de déploiement d’une application logicielle multi-tâches sur une architecture matérielle multi-processeur intégrée sur une seule puce (MP-SoC). Il illustre sur une application réelle les méthode de conception conjointe matériel/logiciel présentées dans l’U.E. AMLSI.
Expérience du responsable dans le domaine de l’UE
Alain Greiner est directeur du département "Systèmes Embarqués sur Puce" du laboratoire LIP6. Il coordonne le projet national SoCLib, qui regroupe une dizaine de laboratoires Français, et vise la réalisation d'une plate-forme ouverte de modélisation et de simulation de systèmes intégrés sur puce.
