Réalisations du responsable dans le domaine de l’UE
-
IEEE’88, Greiner A., Mehrez H., Noguez G., Galisson A., Sueur F., "On the architecture and design of cascadable high performance single chip FFT processor", IEEE Workshop on VLSI Signal Processing, 2-4 nov. 1988, Monterey-California
-
ICSPAT'95, Aberbour M.,Gounoud S.,Houelle A., Mehrez H., Vaucher N "A Fully Parametrized IEEE Floating Point Operators Library For Use In Digital Signal Processing" ICSPAT 95, Boston MA USA, October 24-26, 1995, pp 886-890
-
ICSPAT'96, Aberbour M.,Houelle A., Mehrez H., Vaucher N, G. Besencenet*, E. Dupont-Nivet*, F. Durbin*, T. Garrié* & A. Tissot* (*CEA-DAM) "A Parametrized Real Time Image Convolvor" ICSPAT 96, Boston MA USA, October 7-10, 1996, pp 1885-1889. Vol.2
-
ICSPAT'98, M. Aberbour, A. Houelle, H. Mehrez , N. Vaucher G. Besencenet*, E. Dupont-Nivet*, F. Durbin*, T. Garrie*, A. Tissot*, `Algorithms and VLSI Architectures for Pattern Recognition Based on the Gabor Wavelets' Proc. International Conference on Signal Processing Applications and Technology ICSPAT'98, Toronto, Canada,
-
ICSPAT'2000, Y. Dumonteix, H. Aboushady, H. Mehrez, and M.M. Louërat, Low power comb decimation filter using polyphase decomposition for mono-bit analog-to-digital converters, In Proc. International Conference on Signal Processing Applications and Tech-nology, Dallas, Texas, USA, october 2000
Acronyme : simres
|
Spécialité : RES
|
3 ECTS
|
Niveau : 500
|
Semestre : S4
|
Titre : Simulation de réseaux
|
Responsable : Monique BECKER
| Répartition hebdomadaire ou semestrielle |
(30h/7 semaines)
| |
Contenu
Ce cours présente les nouvelles technologies permettant de prendre en charge les applications voix, donnée, image et d'évaluer leur performance. Les technologies qui sont étudiées regroupent les labels-switching, les commutations de niveau 2 et 3, les réseaux IP utilisant des giga routeurs et la technologie POS (Packet over SONET). Ce cours présentera également les technologies d'accès à très haut débit comme ADSL, les modem câble, les réseaux d'accès mobile.
| Expérience du responsable dans le domaine de l’UE
Ancienne élève de ENSJF, docteur d’état (thèse sur la validité des simulations de files d’attente et application à un modèle de TRANSPAC). De 68 à 87 : chercheur CNRS étudiant les performances des réseaux et systèmes informatiques. Depuis 1987, Professeur au GET/INT. Depuis 2003, Directeur de l’UMR 5157 du CNRS.
| Réalisations du responsable dans le domaine de l’UE
-
M. BECKER, R. DHAOU, M. MAROT, AL. BEYLOT, O. DALLE, P. MUSSI, V. SUTTER, C. RIGAL : The ASIMUT Simulation workshop, Networking and Information Systems Journal, vol. 3 n° 2, 2001, pp. 335-347, Hermes Oxford
-
M. BECKER, AL. BEYLOT : Performance comparison criteria for ATM switch models, Computer Networks, vol.34 n°1, pp. 85-95, juillet 2000.
-
M.BECKER, A.L. BEYLOT, G. DAMM, W.Y. THANG : Automatic Run-Time Choice for Simulation Length in MIMESIS, RAIRO Rech. Opér., (vol 33, n°1, 1999, pp. 93-115)
-
A.-L. BEYLOT, R. DHAOU, V. GAUTHIER, M. BECKER, "Cross-Layer Simulation and Optimization for Mobile ad-hoc Networks", 6th IEEE International Conference in Mobile and Wireless Communication Networks, MWCN'04, Paris, October 2004.
-
M. MAROT, M. BECKER, P.-V. MARBOUA, "On the Performance of the European LMDS System", NETWORKING 2004: 1228-1239.
|
Acronyme : slsa
|
Spécialité : ACSI
|
3 ECTS
|
Niveau : 500
|
Semestre : S4
|
Titre : Synthèse Logique et Synthèse Architecturale (Logic Synthesis / High Level Synthesis)
|
Responsable : Ivan AUGE
| Répartition hebdomadaire ou semestrielle |
(30h/7 semaines)
| |
Contenu
Ce module présente l'état de l'art du domaine de la synthèse automatique de matériel, qui a profondément modifié le travail des concepteurs. Présentation et analyse des principaux algorithmes mis en oeuvre dans les outils de synthèse logique et de synthèse d'architecture industriels ou universitaires.
| Expérience du responsable dans le domaine de l’UE
| Réalisations du responsable dans le domaine de l’UE
|
Dostları ilə paylaş: |
