Politehica din Bucuresti proiect de diplomă Facultatea transporturi

1.4.6 Watchdog Reset

Atunci când Watchdog expiră, va genera un impuls de reset scurt pe durata unui ciclu CK. La vaârful de cădere al acestui impuls, timerul de întarziere începe să numere perioada de Time-out.

Fig.3.17 Watchdog reset

1.4.7 Registrul Control MCU şi Stare-MCUCSR

MCUCSR furnizează informaţie asupra careia sursa de reset a provocat un reset MCU.

Fig.3.18 Registrul MCUCSR

Bitul 4- JTRF Reset Flag

Acest bit este setat în cazul în care un reset este provocat de un unu logic în registrul JTAG Reset selectat prin instrucţiunea JTAG AVR_RESET. Acest bit este resetat de către un reset Power-on, sau prin scrierea unui zero logic la indicator.