| 1.4.9 Timerul Watchdog
Timerul Watchdog , figura 3.19, este sincronizat de la un oscillator on-chip separat care rulează la 1Mhz. Aceasta este valoarea tipică la VCC = 5V. Vedeţi datele de caracterizare pentru valori tipice la alte nivele aleVCC. Prin controlarea demultiplicatorului Watchdog Timer, intervalul Watchdog Reset se poate ajusta aşa cum se arata în tabelul 17. Instrucţiunea WDR-Watchdog Reset-resetează timerul Watchdog. Timerul Watchdog este deasemenea resetat atunci când este dezactivat şi atunci când se produce Chip Reset. Opt perioade de ciclu diferite pot fi selectate pentru a determina perioada de resetare. În cazul în care perioada de resetare expiră fară un alt Watchdog Reset, ATmega 16 resetează şi execută din Reset Vector.
Pentru a preveni dezactivarea neintentionata a Watchdog, o secventa speciala de oprire trebuie să fie urmată atunci când Watchdog este dezactivat. Referire la descrierea registrului de control al timer-ului Watchdog pentru mai multe detalii.
Fig.3.19 Timerul Watchdog
Dostları ilə paylaş: |
