Politehica din Bucuresti proiect de diplomă Facultatea transporturi

1.7.2 Porturi I/O

Porturile sunt bi-direcţionale cu pull-up opţional intern.Figura 3.23 prezintă funcţionarea unui port I/O, a pinului Pxn:

Fig 3.23 Geleral digital I/O

Notă : WPx, WDx, RRx, RPx, şi RDx sunt comuni tuturor pinilor în interiorul aceluiasi port.clkI/O,SLEEP, şi PUD sunt comuni tuturor porturilor.
1.7.3 Configurarea pinilor

Fiecare port este alcătuit din trei regiştrii : DDxn, PORTxn,şi PINxn.iţii DDxn sunt adresaţi de DDRx I/O , biţii PORTxn sunt adresaţi de PORTx I/O , biţii PINxn sunt adresaţi de PINx I/O.

Bitul DDxn din registrul DDRx selectează direcţia acestui pin.Dacă DDxn este setat ‘1’ logic atunci Pxn este configurat ca pin de ieşire.Daca DDx este setat ‘0’ logic Pxn este configurat ca pin de intrare.

Daca PORTxn este configurat ‘1’ logic atunci când pinul este setat ca pin de intrare , rezistorul pull-up este activat.Pentru ca rezistorul pull-up sa treacă în poziţia off , PORT xn trebuie să fie setat în ‘0’ logic sau pinul trebuie să fie configurat ca un pin de ieşire.Atunci când funcţia Reset devine activă,portul pinilor are trei stări,chiar dacă ceasul nu funcţionează.

Dacă PORTxn este configurat ‘1’ logic atunci când pinul este setat ca pin de ieşire portul pinilor este unu. Dacă PORTxn este setat ‘0’ logic atunci când pinul este configurat ca pin de ieşire portul pinilor este zero.

La schimbarea între cele trei stări ({DDxn, PORTxn} = 0b00) şi ieşirea pe nivel înalt ({DDxn,PORTxn} = 0b11), o stare intermediară cu posibilitatea pull-up ({DDxn, PORTxn} =0b01)sau ieşirea la nivel scăzut ({DDxn, PORTxn} = 0b10) trebuie sa apară.În mod normal posibilitatea stării de pull-up este total acceptată,la fel cum o impedanţă înaltă nu va sesiza diferenţa între un driver puternic şi un pull-up.Dacă nu se întâmplă acest lucru bitul PUD în registrul SFIOR poate fi setat pentru dezactivarea tuturor pull-ups din toate porturile.

Schimbul dintre o intrare cu pull-up şi o ieşire cu nivel scăzut va genera aceeaşi problemă.Utilizatorul trebuie să folosească oricare din cele trei stări ({DDxn, PORTxn} = 0b00) sau ieşirea de nivel înalt ({DDxn, PORTxn} = 0b11)

ca o etapă intermediară.

Tabelul 7 rezumă controalele semnalelor pentru valorile pinilor :