ΜSpider Environnement de Conception de Réseaux sur Puce Samuel Evain



Yüklə 445 b.
tarix02.11.2017
ölçüsü445 b.
#28337


μSpider Environnement de Conception de Réseaux sur Puce

  • Samuel Evain

  • Soutenance de Thèse de Doctorat

  • LESTER-UBS

  • Vendredi 24 novembre 2006, Lorient


Plan

  • Contexte de l’étude

  • Outil de CAO

  • Garantir le temps réel par un TDMA

  • TDMA dans le contexte d’horloges hétérogènes

  • Sécurité

  • Applications et résultats

  • Conclusion, perspectives



Plan

  • Contexte de l’étude

  • Outil de CAO

  • Garantir le temps réel par un TDMA

  • TDMA dans le contexte d’horloges hétérogènes

  • Sécurité

  • Applications et résultats

  • Conclusion, perspectives



CAO pour l’électronique embarquée

  • Problématique de la conception

    • Degré d’intégration,
    • Nombre grandissant d’applications,
    • Manipuler d’important volume de données.
  • Moyen pour maîtriser la complexité.

    • Réutilisation de l’existant (IP),
    • Augmentation du niveau d’abstraction.
  • Un outil de CAO pour l’électronique prend en compte:

    • Logiciel,
    • Application,
    • Architecture.


CAO pour l’électronique embarquée

  • Client : utilisateur du système embarqué

    • Performance (capacité de traitement et consommation faible),
    • Évolution, pérennité,
    • Sécurité,
    • Prix.
  • Constructeur de circuits

    • Réduire la surface,
    • Réduire la consommation,
    • Satisfaire des contraintes de temps réel (bande passante, latence).
    • Réduire le temps de conception et de mise sur le marché.
  • Constructeur d’un outil de CAO

    • Abstraire le problème,
    • Automatiser des taches fastidieuses et sources d’erreurs,
    • Réduire le temps d’exploration de l’espace de conception,
    • Chercher à maximiser des critères pour aboutir à une solution qui convient.


Les communications

  • La communication devient dominante par rapport au traitement en termes

    • de temps,
    • de consommation,
    • et de surface.
  • Nécessité

    • D’un moyen de communication adapté aux futures systèmes.
  • Problématique

    • Apporter une solution pour appréhender la complexité de l’espace de conception.


Un NoC (Network on Chip)



Un NoC (Network on Chip)

  • Les avantages du réseau :

    • Interconnexion : Flexibles, Extensibles, grand débit cumulé.
    • Pas d’arbitrage central.
    • Tous les types de trafics peuvent être mélangés.
  • Les inconvénients du réseau :

    • Latence (fonction du nombre de routeurs traversés).
    • Risque de contention.
    • Nécessite des règles pour garantir le trafic.
  • Pourquoi le NoC devient incontournable?

    • Complexité des schémas d’interconnexion entre les IPs.
    • Niveau d’abstraction: une offre unifiée de services de communications.
    • Formalisation: maîtrise de l’espace de solution.


Espace de conception : vue générale d’un NoC

  • Large espace de conception

    • Topologie,
    • Choix des chemins,
    • Configuration pour satisfaire la QoS,
    • Profondeur des FIFOs.
  • Nécessite

    • Méthode de décision,
    • Outil de décision.


Espace de conception: Approche de parcours retenue

  • Problème d’optimisation

    • Approche heuristique.
  • Fonction de coût

    • Maximiser l’utilisation du NoC.
    • Réduire la surface en faisant la meilleure utilisation du réseau en réduisant la quantité de FIFO requise.
  • Contraintes

    • QoS / Applications : Latence, Débit, Sécurité, Coût, Sûreté de fonctionnement.
    • QoS / Concepteur : Temps de conception.
  • Nos choix:

    • Commutation par paquet.
    • Routage par la source.
    • Applications en partie statiques.
    • Temps réel par TDMA pour les communications critiques.


Contributions et positionnement des travaux

  • Outil de CAO pour la conception automatique de NOC

    • Exploration.
    • Décision.
    • Synthèse.
  • Algorithme de décision

    • Extraction des contraintes de communication depuis les contraintes applicatives.
    • Méthode de décision pour configurer le réseau et assurer le service.
  • Solution pour garantir la QoS en présence d’horloges hétérogènes

  • Technique faible coût de sécurisation.

  • Validation

    • Cas réels pour la décisions.
    • Synthèse testée sur FPGA Xilinx.


Avancée des travaux au cours du temps



Plan

  • Contexte de l’étude

  • Outil de CAO

  • Garantir le temps réel par un TDMA

  • TDMA dans le contexte d’horloges hétérogènes

  • Sécurité

  • Applications et résultats

  • Conclusion, perspectives



Caractéristiques

  • Approche objet

  • Technologies logicielles

    • Langage de programmation: Java,
    • Environnement de développement: Eclipse,
    • Fichiers d’échange standard: XML.
  • Génération

    • du code VHDL RTL du NoC (routeurs, NIs, wrappers, liens),
    • des pilotes C pour le microprocesseur µBlaze,
    • des fichiers pour ajouter le Noc en tant que composant de la bibliothèque de EDK de Xilinx.


Le flot de l’outil µSpider



Adaptateur de protocole NoC – bus OPB

  • Transaction lecture/écriture



Adaptateur de protocole NoC – bus OPB

  • Adaptateur matériel (wrapper) et logiciel (pilote)



Mise en œuvre sur plate forme FPGA Xilinx



Plan

  • Contexte de l’étude

  • Outil de CAO

  • Garantir le temps réel par un TDMA

  • TDMA dans le contexte d’horloges hétérogènes

  • Sécurité

  • Applications et résultats

  • Conclusion, perspectives



Des slots de temps pour répartir le trafic

  • L’utilisation des liens est répartie dans le temps entre les communications.

  • L’envoi des paquets depuis les interfaces d’entrée du réseau est rythmé par des réservations de slots de temps dans des tables TDMA.

  • Le pré-ordonnancement du TDMA

    • Garantit l’absence de conflit,
    • Assure la bande passante,
    • Assure la latence.


Routage spatio-temporel

  • Vue topologique



Routage spatio-temporel

  • Définir le nombre de slots de la table TDMA: N.

    • Bande passante d’un slot=1/N de la bande passante du lien.
    • Répartition de l’utilisation du lien
    • Influe sur:
      • la latence
      • la taille des FIFOs
  • Définir le nombre de slots à réserver dans la table TDMA

    • Bande passante de la communication
  • Décider du chemin spatio-temporel

    • Chemin
    • Slots occupés dans la table TDMA


Extraction des contraintes de communication depuis les contraintes applicatives



Extraction des contraintes de communication depuis les contraintes applicatives

  • Les interdépendances du problème

  • Il faut casser les dépendances



Extraction des contraintes de communication depuis les contraintes applicatives



Extraction des contraintes de communication depuis les contraintes applicatives

  • Le relâchement de la contrainte sur la longueur des chemins permet de trouver plus facilement une solution lors de l’étape d’exploration des chemins spatio-temporels.



Principe pour décider les chemins

  • Faire les meilleurs choix pour allouer les chemins pour 2 raisons:

    • Aboutir à une solution avec le NoC le moins coûteux.
    • Aboutir à une solution avec la taille de table TDMA la plus réduite pour réduire la taille des FIFOs.


Principe pour décider les chemins

  • Plusieurs chemins possibles

    • Même longueur.
    • Pas la même conflit avec les autres communications
  • Décision concerté par pré-réservation des slots.

    • Un poids est affecté à chaque slot de chaque chemin candidat.


Principe pour décider les chemins

  • La pré-réservation des slots



Algorithme de routage

  • Algorithme

    • Tant que les communications n’ont pas toutes un chemin réservé (elles ne sont pas satisfaites)
      • Extraction des chemins candidats pour chacune des communications non satisfaites.
      • Pré-réservation de chaque slot de chaque chemin candidat par un poids pour chacune des communications non encore satisfaites.
      • Sélection de la communication Ci à satisfaire parmi toutes les communications non satisfaites.
      • Sélection d’un chemin Pi pour la communication Ci parmi les chemins candidats.
      • Réservation des slots du chemin Pi par la communication Ci. Ci est marquée comme satisfaite.
      • Annulation de toutes les pré-réservations devenues obsolètes.


Algorithme de routage

  • Après évaluation nous avons retenu les heuristiques suivantes:

    • Sélection de la communication
      • Critère de bande-passante sur laxité.
    • Sélection du chemin
      • Le chemin ayant la plus faible pré-réservation maximale sur son chemin.
    • Cette méthode permet de trouver une solution avec:
      • Une table TDMA plus petite,
      • Des FIFOs également plus petites.
      • Plus de chance de succès.
    • Inconvénient:
      • Le temps d ’exploration: quelques heures.
    • Heuristiques
      • Pré-réserver moins de chemin.


Communications mutuellement exclusives

  • Réservations unique



Plan

  • Contexte de l’étude

  • Outil de CAO

  • Garantir le temps réel par un TDMA

  • TDMA dans le contexte d’horloges hétérogènes

  • Sécurité

  • Applications et résultats

  • Conclusion, perspectives



Problématique



Difficulté : TDMA NON OPERATIONNEL …



NoC GALS



Les instructions dans les sub-NoCs

  • La connaissance des instructions de routage au travers des différents Sub-NoCs est distribuée.

    • Réduction de la taille du champ instruction de chemin dans l’entête du paquet.
    • Plus grande indépendance entre les Sub-NoCs.


Plan

  • Contexte de l’étude

  • Outil de CAO

  • Garantir le temps réel par un TDMA

  • TDMA dans le contexte d’horloges hétérogènes

  • Sécurité

  • Applications et résultats

  • Conclusion, perspectives



Problématique

  • La sécurité contre

    • Les attaques malveillante,
    • L’extraction d’informations,
    • Les fautes (fiabilité).
  • Problématique

    • Offrir une solution avec une mise en œuvre efficace, simple et peu coûteuse.
  • Principe

    • Ne pas s’appuyer sur des informations transportées en tant que données (qui peuvent donc être facilement modifiées),
    • Utiliser l’information de routage des paquets.


Politique de routage

  • Street sign:

    • est, est, sud, sud, descendre.
  • X-Y:

    • +2 saut en X puis 2 saut en Y.
  • Street-sign avec codage relatif

    • instruction en fonction du port d’entrée et de sortie du routeur.


Street-sign avec codage relatif



Complément & décalage



Réarrangement binaire automatique des instructions de routage

  • Le nombre de ports de chaque routeur peut être différent =>Le nombre de bits nécessaire au codage des instructions peut donc varier aussi.

  • Pour réduire le codage du champ d’instruction => codage de largeur variable

  • Pb: comment inverser l’ordre des instructions au niveau du destinataire (il ne connaît pas la taille de chacune).





SPA : Self Complemented Path coding



SPA : Self Complemented Path coding



Sécurisation en Multi-zones

  • Vérifier les instructions de routage

    • sur le trajet : Path filter
      • Ne laisse passer que les paquets dont le chemin est autorisé en amont et en aval.
    • à la réception.


Plan

  • Contexte de l’étude

  • Outil de CAO

  • Garantir le temps réel par un TDMA

  • TDMA dans le contexte d’horloges hétérogènes

  • Sécurité

  • Applications et résultats

  • Conclusion, perspectives



Applications

  • Mise en œuvre sur plate forme FPGA

    • Intégration composant dans la bibliothèque EDK
    • Exemple
  • Applications réelles

    • Chaîne MC-CDMA MC-SS-MA
      • Application flot de données
    • Turbo décodeur
      • Application avec de nombreuses communications potentielles
    • Traitement d’image
      • Application complexe


Mise en œuvre sur plate forme FPGA Xilinx



Mise en œuvre sur plate forme FPGA Xilinx



Mise en œuvre sur plate forme FPGA Xilinx



Mise en œuvre sur plate forme FPGA Xilinx

  • FPGA Virtex-II Pro FF1152 VP-50-5. capacité : 23616 slices .

  • Le NoC avec les wrappers occupe 11418 slices.

  • Répartition des composants du NoC en %:



Chaîne MC-CDMA MC-SS-MA

  • Projet 4MORE

  • Application flot de donnée

    • Une chaîne d’émission et une autre de réception.
  • Elle a permis de valider:

    • La technique de dimensionnement du TDMA,
    • La technique d’allocation des slots de temps,
    • L’utilisations des multi-réservations pour les communications mutuellement exclusives.


Chaîne MC-CDMA MC-SS-MA

  • NoC

    • 32 bits
    • Topologie en grille 4x4 (16 routeurs)
  • Solution trouvée

    • Table de 6 slots
  • Génération du VHDL

    • ~50000 lignes de codes VHDL générées en 6 secondes.
  • Synthèse xilinx

    • Durée 9 min
    • Fréquence maximum = 103MHz
    • 16220 slices (68%FPGA)


Turbo décodeur

  • Application complexe

    • de nombreuses communications potentielles.
  • L’architecture:

    • 8 processeurs (P0 à P7)
  • Les communications:

    • Chaque processeur émet par chacun de ses deux ports une information extrinsèque selon l’ordonnancement de l’entrelaceur.


Turbo décodeur

  • 128 communications peuvent être identifiées. Alors que seulement 16 informations extrinsèques sont créées tous les Temiss ;

  • Le débit total des échanges est de 16*90Mo/s=1,4Go/s.

    • Une solution à base de bus est donc exclue.
  • Une entrée i peut recevoir jusqu’à 8 informations extrinsèques à la fois

    • Débit pire cas de 720Mo/s. Probabilité de 1/224.
    • En moyenne, une entrée reçoit une seule information extrinsèque par cycle d’émission soit un débit de 90Mo/s.
  • C’est donc un problème complexe



Turbo décodeur

  • 2 solutions proposées:

    • BE avec règle de priorité
      • Priorité maximale à l’informations extrinsèque transportant l’ information la plus significative,
      • Utilisation d’un arbitrage sur priorité dans les routeurs.
    • GT avec restriction
      • Limitation à 5 informations extrinsèques reçue par un port durant 3 périodes consécutives de l’entrelaceur,
      • Utilisation des exclusions mutuelles: Indispensable car sinon il faudrait reconfigurer les tables TDMA à chaque période de l’entrelaceur, soit toutes les 0,1 µs.
      • Solution avec un NoC à 200 MHz, 24 bits de largeur de données. Table TDMA de 10 slots.


Traitement d’image

  • Application de suivi d’objets

  • Projet EPICURE (CEA)

    • Elle a permis de valider la technique de dérivation des contraintes.
    • Exclusion mutuelle


Plan

  • Contexte de l’étude

  • Outil de CAO

  • Garantir le temps réel par un TDMA

  • TDMA dans le contexte d’horloges hétérogènes

  • Sécurité

  • Applications et résultats

  • Conclusion, perspectives



Conclusion

  • Principales contributions

    • Définition d’un flot de conception.
    • Définition d’une technique d’affectation des chemins dans le réseau.
    • Technique pour garantir le service dans un contexte multi horloges.
    • Technique de codage des instructions de routage avec des aspects sécurités.
    • Développement d’une architecture paramétrable générique d’un réseau sur puce.
    • Développement d’un outil de CAO pour configurer et générer le réseaux sur puce (code C et VHDL RTL).
    • Validation sur plateforme FPGA Xilinx.


Collaborations

  • Projets :

    • Equipe Projet Multi-Laboratoire (Sep 2002 - Sep 2005)
      • INSA - IETR (Institut d'Electronique et de Télécommunications de Rennes)
      • UBS – LESTER (Laboratoire d'électronique des systèmes temps réels)
    • GET R-PUCE (2005 - 2006)
      • ENSTB – Électronique et RSM (Réseaux, Sécurité et Multimédia)
      • INT d'Evry – RST (Réseaux et Services des Télécommunications)
      • UBS – LESTER


Perspectives

  • Complément de développements

  • Ouvert des perspectives pour la sécurité

    • Thèse en cours au LESTER
    • Interaction entre le NoC et l’OS pour contrôler la QoS et la sécurité,
    • Synthèse systemC TLM car le test du monitoring impose une simulation rapide.
  • Conception spécifique à l’application

    • Dépôt projet ANR collaboration avec TAMCIC (ENST Bretagne)
    • Lien application-NoC. Transfert data dépendant. Optimisation guidée par la connaissance de l’application.
  • Valorisation (études en cours)



Communications scientifiques

  • Conférences internationales

    • S. Evain, J-Ph. Diguet, Milad El Khodary and D. Houzet, “Automated derivation of NoC Communication Specifications from Application Constraints”, IEEE SIPS 2006, Workshop on Signal Processing Systems, Banff, AB, Canada, October 2-4, 2006.
    • S. Evain, J. P. Diguet, D. Houzet, "µSpider NoC Road Map", DATE 06 Workshops, Future Interconnects and Networks on Chip Workshops, March 10, 2006.
    • S. Evain, J. P. Diguet, "From NoC Security Analysis To Design Solutions", in IEEE SIPS 2005, Workshop on Signal Processing Systems, Athens, Greece, November 2-4, 2005.
    • S. Evain, J. P. Diguet, D. Houzet, "A CAD Tool for efficient NoC design", IEEE ISPACS 2004, International Symposium on Intelligent Signal Processing and Communication Systems, Seoul, Korea, November 18-19, 2004.
    • S. Evain, J. P. Diguet, D. Houzet, "µSpider: a CAD Tool for efficient NoC design", IEEE NORCHIP 2004, Oslo, NORWAY, November 8-9, 2004.
  • Revue Internationale

    • S. Evain, J-Ph. Diguet and D. Houzet, “NoC Design Flow for TDMA and QoS Management in a GALS Context”, EURASIP Journal on Embedded Systems, Volume 2006, Hindawi Publishing Corporation, 2006, accepté.
  • Brevet

    • “Routeur et réseau de routage". Déposé le 28 octobre 2005.






Yüklə 445 b.

Dostları ilə paylaş:




Verilənlər bazası müəlliflik hüququ ilə müdafiə olunur ©muhaz.org 2024
rəhbərliyinə müraciət

gir | qeydiyyatdan keç
    Ana səhifə


yükləyin