2011 YÜksek lisans tez özetleri

YILDIZ Ertan

Danışman : Prof. Dr. Sabri ARIK

Anabilim Dalı : Bilgisayar Mühendisliği

Mezuniyet Yılı : 2011

Tez Savunma Jürisi : Prof. Dr. Sabri ARIK

Prof. Dr. Ahmet SERTBAŞ

Doç. Dr. Mustafa ONAT

Yrd. Doç. Dr. Olcay KURŞUN

Yrd. Doç. Dr. Oğuzhan ÖZTAŞ
NVIDIA CUDA ile Yüksek Performanslı Görüntü İşleme

Son yıllarda hızla gelişen GPU teknolojisi araştırmacıların ve yazılım geliştiricilerin dikkatini çekmiştir. Özellikle GPU’ları genel amaçlı hesaplamalar için kullanabilen programlama arayüzlerinin geliştirilmesi ile GPU dünyasında yeni bir çağ başlamıştır. Yaşanan bu gelişmeler, tıbbi görüntü işleme ve 3D modelleme gibi birçok alanda yeni fikirleri tetiklemiştir. Görüntü işleme gibi yüksek derecede veri paralelliği gerektiren bazı alanlarda köklü değişiklikler yaşanmıştır.

Bu çalışmada, NVIDIA firmasının CUDA destekli platformlarında, paralel programlama ile yüksek performanslı uygulamalar geliştirmeyi sağlayan CUDA C dili incelenmiştir. Bu dil ile örnek bir tekil nesne takibi uygulaması geliştirilmiştir. Uygulama geliştirme aşamasında CUDA C dilinin bazı temel özellikleri test edilmiş ve sonuçlar ayrıntılı istatistikler ile birlikte sunulmuştur.

 
High Performance Image Processing with NVIDIA CUDA

GPU technology, which is developing rapidly in recent years, has attracted the attention of researchers and software developers. Especially the development of programming interfaces that can use GPUs for general-purpose computations, started a new age ın GPU world. These developments triggered new ideas in so many fields such as medical image processing and 3D modeling. Fundamental changes have occurred in some fields such as image processing which require high level data parallelism.

This study examines the CUDA C language which provides development of high-performance applications by parallel programming on NVIDIA CUDA-supported platforms. A sample single object tracking application is developed via using CUDA C. Some of the basic features of the CUDA C language has been tested during application development stage and the results have been presented along with detailed statistics.
ALİZADEH Mehdi

Danışman : Prof. Dr. Sabri ARIK

Anabilim Dalı : Bilgisayar Mühendisliği

Mezuniyet Yılı : 2011

Tez Savunma Jürisi : Prof. Dr. Sabri ARIK

Prof. Dr. Ahmet SERTBAŞ,

Prof.Dr. A. Halim ZAİM

Prof. Dr. Mukden UĞUR,

Prof. Dr. Serdar ÖZOĞUZ


Yapay Sinir Ağları İle Fiyat Tahmin Analizi

Bu çalışmada yapay sinir ağları ile ürünlerin fiyat geçmişi bilgilerini kullanarak ilerleyen zaman birimlerinde fiyat tahminlerinin yapılması amaçlanmıştır.

Çalışmada öncelikle tahmin kavramı anlatıldıktan sonra yapay sinir ağlarının özelliklerine ve öğrenme kabiliyetine dayanarak, tahmin yürütmede uygun bir araç oldukları ve kullanımları anlatılmıştır. Devamında tahmin için genelde uygun olan yapay sinir ağ tipleri kısaca anlatılmıştır.

Çalışmanın devamında bu konuda daha önce yapılan çalışmalar arasından kullanılan bir yapay sinir ağ modeli ve bizim deneme olarak yaptığımız alternatif bir model yer almaktadır. Bu bölümde tanımlanan modellerin tahmin yürütmede ve çalışma performanslarında dezavantajları ve başarısız noktaları listelenmiştir.

Çalışmanın 3. bölümünde bu projede kullanılan yöntem açıklanmıştır. Öncelikle elde olan fiyat geçmişi veri formatları ve kullanım için verilerin düzenlenmesi anlatılmış ve ardından Narx yapay sinir ağ modeli kısaca tanıtılmıştır. Devamında bu projede kullanılan yapay sinir ağ modeli açıklanmış ve sistemin girişleri, çıkışları ve çalışma mantığı anlatılmıştır.

Devamında Matlab ortamında modelin yapılan uygulaması detaylı bir şekilde anlatılmıştır. veritabanının yapısı ve geliştirilen uygulamanın genel akışı bu bölümde yer almaktadır.

Çalışmanın 4. bölümünde veritabanından çekilen örnek 30 adet farklı ürün bilgisi için programın ürettiği çıkışlar gösterilmiştir. Devamında sonuç ve performans analizi yapılmıştır. Bu kısımda ilave olarak sistemin mantıklı sonuçlar verebildiğini denemek için sinüs ve kosinüs fonksiyonları formatında olan veri tipleri giriş olarak sisteme uygulanmış ve sistemin beklentiler doğrultusunda ürettiği çıkışlar, gösterilmiştir.

  

Prıce-Predıctıon Analysıs Usıng Neural Networks

In this study with the aid of artificial neural networks using price history information of products, we have tried to predict price changes in the upcoming time steps.

First of all we will have a brief definition of “prediction” and then artificial neural networks are mentioned as a suitable tool for prediction due to their learning abilities and other specifications. Subsequently artificial neural network types which are generally used and suitable for prediction are briefly discussed.

Subsequently earlier studies on price prediction using neural networks with an implemented model is discussed. And also an alternative model that we tested for this project but was not successful is included. The disadvantages and weak points of these models are listed afterwards.

In the section 3 the method used in our project is described. First price history data format and data preparation process for usage is explained. Subsequently Narx Artificial neural network model is briefly interduced. Then the artificial neural network model designed for this project and its input, output and system logic is described.

Subsequently the project implementation in Matlab environment is explained with details. Used database table formats and general program flow takes place in this part.

In the section 4, the system results generated for thirty different products fetched from database, is shown in figures. Subsequently conclusion and system performance analysis is done. In addition for testing that system generates logical outputs, system result for assumed price history in easily guessable sinus and cosinus function formats are displayed in figures which meet our expectations.

MOHAMMED Sarmad

Danışman : Prof.Dr.Ahmet SERTBAŞ

Anabilim Dalı : Bilgisayar Mühendisliği

Mezuniyet Yılı : 2011

Tez Savunma Jürisi : Prof.Dr. Ahmet SERTBAŞ

Prof.Dr. Sabri ARIK

Yrd.Doç.Dr. Muhammed Ali AYDIN

Yrd.Doç.Dr. Hakan DOĞAN

Yrd.Doç.Dr.Oğuzhan ÖZTAŞ

Etkin Bit İndirgeme Metodu Kullanarak Aritmetik İşlem Devreleri Tasarımı

Bilgisayar işlemcilerinin gün geçtikçe artan hızları aritmetik devre tasarımlarının da yüksek performanslı olarak gerçeklenmelerini gerektirmektedir.Bu gereksinim bilgisayar aritmetiğinin yeniden incelenmesine, daha hızlı algoritmaların ortaya çıkmasına ve teknolojinin sağladığı imkanlar ölçüsünde donanımsal gerçeklemelerine imkan tanıdı. Bilgisayar aritmetiğinin temel amacı, sayısal işlemlerin hızını arttıracak devrelerin ve algoritmaların tasarımıdır. Bu amaçla, tezde hızlı çarpma metodu olarak bilinen “ etkin bit indirgeme metodu “na dayanan daha hızlı ve daha yüksek bit uzunluklu aritmetik çarpma devrelerinin tasarımı sunulmaktadır.

Bu tezde, etkin bit indirgeme metodu kullanarak aritmetik çarpma işlemleri için geliştirilmiş hızlı ve etkin algoritmalar incelenmiştir.Vedic matematiğine dayanan bazı çarpma yöntemlerinin üzerinde değişiklik yaparak, ayrıştırma ve bit öteleme gibi bazı temel özellikleri kullanarak geliştirilen 4 bitlik çarpma devrelerinin daha büyük bit uzunluklu devreler (8 ve 16 bit) için geliştirilmesi hedeflenmiştir. Bu algoritmalara dayanarak geliştirilen aritmetik çarpma devrelerinin tasarımı yapılmıştır.Bu amaçla, Nikhilam Sutra yöntemine dayanan yeni bir yöntem (Önerilen yöntem) geliştirilerek donanımsal çarpma devreleri tasarlanmış ve performans analizleri yapılmıştır.Tezde Önerilen yöntem, Urdhva Tiryakbhyam Sutra (Vedic matematiğine dayanan diğer algoritma) ve klasik en hızlı algoritma olan Booth yöntemi ile performans karşılaştırmaları MATLAB yazılımı aracığıyla elde edilmiştir.

Ayrıca, donanım devrelerinin tasarım ve analizlerinde etkin bir araç olarak kullanılan VHDL (VHSIC (Very High Speed Integrated Circuit) Hardware Description Language) Donanım Tanımlama Dili detaylı olarak tanıtılmıştır. Aritmetik çarpma devrelerin performans analizleri, VHDL simülasyonları aracılığıyla fonksiyonel olarak doğrulama, çıkış işareti dalga formu eldesi ve gecikme sürelerinin ölçümleri yapılarak gerçekleştirilmiştir.İncelenen bütün donanımsal devreler VHDL yardımıyla tanımlanmış ve FPGA Kullanarak sentezlenen çarpma devrelerinin performansları sunulmuştur.

Bu çalışmada, incelenen tüm aritmetik işlem devrelerinin performanslarını değerlendirmek için kullanılan kriterler olarak, (girişten çıkışa en uzun yol)gecikme süresi, kullanılan toplam standart kapı sayısı (çip alanı) ve çipte sarfolunan enerji (Verimlilik) seçilmiştir. Aritmetik devrelerin, gecikme ve alan hesaplamaları grafikler halinde verilmiştir. Sonuçların geliştirilen VHDL simülasyon programları ile uygunluk arzettiği görülmüştür.

  

 

 


Arithmetic Operation Circuits Design Using Efficient Bit Reduction Method

The increasing speed of computer processors with each passing day has required the design of arithmetic circuits to be verified as high performanced. For this reason; by being observed the computer artihmetic, it enabled faster algorithms to come out and verifications of hardwares in terms of the facilities that technology provides. The main aim of the computer arithmetic is the design of the circuits and algorithm that will increase the speed of numerical process. To this end, the design of arithmetic multiplication circuits with a faster and higher bit length is presented through the efficient bit reduction method in thesis.

In this thesis, the developed fast and efficient algorithms have been observed for arithmetic multiplication process by using the efficient bit reduction method. By making changes in some multiplication methods that are based on Vedic maths, the higher bit length circuits of multiplication circuits in literature which are 4 bits have been developed by using some basic properties of multiplication like decomposition and bit shifting.The design of developed arithmetic multiplication circuits has been implemented by relying on these algorithms. To this end, arithmetical multiplication circuits have been developed as fast multiplication method by being based on Urdhva Tiryakbhyam Sutra method, Nikhilam Sutra method, Booth algorithm and Proposed method. In MATLAB language, simulations of multiplication algorithms are realized and the result of the performances have been obtained.

Besides, VHDL (VHSIC ( Very High Speed Integrated Circuit ) ) Hardware Description Language which is used a tool nowadays for hardware circuits analysis and design, is introduced in detail. Analysis of arithmetic circuits are implemented by verifying functionally with VHDL simulations, getting output signal wave form and measurements of delay time.All the circuits of hardware that are observed have been described via VHDL and the performances of multiplication circuits that are synthesized have been presented via FPGA.

The criteria which is used for examining performances of all arithmetic process circuits that are investigated in this work, are chosen as delay time, used gate number (chip area) and the energy that consumed in chip (Efficiency). Delay times and area calculations of arithmetic circuits, are depicted as graphics. It is seen that the obtained results are consistent with developed VHDL simulation programs.
  

ALABBAS Ahmed M.M.J

Danışman : Prof.Dr. Abdül Halim ZAİM

Anabilim Dalı : Bilgisayar Mühendisliği

Mezuniyet Yılı : 2011

Tez Savunma Jürisi : Prof.Dr. Abdül Halim ZAİM

Prof. Dr. Ahmet SERTBAŞ

Prof. Dr. Selim AKYOKUŞ

Yrd.Doç.Dr.Oğuzhan ÖZTAŞ

Yrd. Doç. Dr. Derya YILTAŞ KAPLAN
Kablosuz Algılayıcı Ağlarında Kümeleme Ve Yönlendirme Algoritma Analizi

Kablosuz algılayıcı ağları (WSN) bilim dünyasında gelişmekte olan ve hızla büyüyen alanlarından biridir. Düşük maliyet, düşük güç ve çok işlevli algılayıcı düğümler geliştirmeye sebep oldu. Kablosuz algılayıcı ağlardaki son gelişmeler, birçok yönlendirme protokollerin ortaya çıkmasına yol açmıştır. Algılayıcı düğümlerin sınırlı pil kapasitesi sebebinden dolayı, kablosuz algılayıcı ağlarında enerji verimliliği büyük ve önemli sorunlar yaşanmasına neden olur. Böylece, ağ ömrünü en üst düzeye çıkarmak için kablosuz algılayıcı ağların yönlendirme protokollerinde enerji verimli olmalıdır.

Bu tez çalışmasında, kablosuz algılayıcı ağların genel bilgileri, algılayıcı düğümlerin donanım mimarisi, kablosuz algılayıcı ağ uygulamaları, kablosuz algılayıcı ağlar ve Ad-hoc ağ arasında karşılaştırma, kümeleme ve yönlendirme protokolleri, bazı enerji verimli yönlendirme protokolleri arasında derin ve entegre bir karşılaştırmadan söz edildikten sonra yeni bir yönlendirme protokolü öne sürülmüştür.

Önerilen protokol konum-tabanlı yönlendirme Gossiping(LGossiping) protokolü’nün gelişimidir. Yeni protokol adil enerji-verimli konum-tabanlı Gossiping protokolü (FELGossiping) olarak adlandırılır. Simülasyon sonuçları FELGossiping protokolünün uçtan-uca gecikme, yüksek paket kaybı ve genel ağda yüksek enerji tüketimi gibi benzeri yönlendirme protokollerinin (Gossiping, LGossiping and ELgossiping) bazı dezavantajlarını düzeltmiş olduğunu gösterir.

  

 

Clusterıng And Routıng Algorıthm Analysıs For Wıreless Sensor Networks

The area of wireless sensor networks (WSNs) is one of the developing and fast expanding fields in the scholarly world. This has brought about developing low-power, low cost and multi-function sensor nodes. Recent advances in wireless sensor networks have led to an emergence of many routing protocols. Limited battery capacity of sensor nodes makes energy efficiency a major and challenge problem in wireless sensor networks. Thus, the routing protocols for wireless sensor networks must be energy efficient in order to maximize the network lifetime.

In this thesis, after mentioning to the general information of WSN, hardware architecture of sensor nodes, applications of WSNs, comparison between WSN and Ad-hoc network, clustering and routing protocols, and making a deep and integrated comparison between some energy efficient routing protocols, a new routing protocol has been proposed.

The proposed protocol is an enhancement of Location-based Gossiping (LGossiping) routing protokol. The new protocol has been called Fair Efficient Location-based Gossiping protocol (FELGossiping).The simulation results shows that FELGossiping has addressed some drawbacks of counterpart routing protocols (Gossiping, LGossiping and ELgossiping), like the end to end delay, high packet lost and high energy consumption of the network overall.

ÖZMEN Aydın

Danışman : Prof. Dr. Ahmet Sertbaş

Anabilim Dalı : Bilgisayar Mühendisliği

Mezuniyet Yılı : 2011

Tez Savunma Jürisi : Prof. Dr. Ahmet Sertbaş

Prof. Dr. Ayten Kuntman

Prof. Dr. Aydın Akan

Yrd. Doç. Dr. Oğuzhan Öztaş

Yrd. Doç. Dr. Mustafa Dağtekin


Hızlı Hesaplama İçin Yüksek Performanslı Paralel Önek Toplayıcıların Tasarımı

Toplayıcı işlemleri, bilgisayar aritmetiğinde en sık kullanılan işlemlerdendir. Özellikle işlemci performansını doğrudan etkileyen devreler tasarlanırken toplayıcılar çokça kullanılmaktadır. Bu da toplayıcı devrelerinin performans ve verimlilik açısından önemini artırmaktadır. Bu amaçla aynı seviyede, aynı anda birden fazla işlem yapmaya imkan sağlayan paralel toplayıcılar tasarlanmış, verim artırılarak olumlu sonuçlar elde edilmiştir. Bu toplayıcılar zamanla daha da geliştirilerek, paralel toplayıcıların özel bir türü olan paralel önek toplayıcı tasarımları geliştirilmiştir.

İlk kez 1960 yılında Sklansky paralel önek toplayıcı tasarımını geliştirmiş, daha sonraki yıllarda Brent Kung’a göre seviye sayısını arttırarak alan ve fan – out bakımından avantaj sağlayan Kogge Stone ve Sklansky Paralel önek toplayıcıları geliştirilmiştir. Bu üç tasarım paralel önek toplayıcı alanında temeli oluşturmuştur ve son yıllarda bu tasarımlar kullanılarak, bazı hibrit çalışmalar geliştirilmiş, daha verimli sonuçlar elde edilmeye çalışılmıştır. Bu çalışmada da amaç, farklı bir yöntem kullanarak, daha verimli bir paralel önek toplayıcı oluşturmaktır.

Bu çalışmada ilk olarak paralel önek toplayıcıların yapısı, çalışma prensibi ele alınmış ve bu alanda temeli oluşturan Brent Kung, Kogge Stone ve Sklansky Paralel önek toplayıcıları incelenmiş, VHDL(Very high speed integrated circuit Hardware Description Language) dili kullanılarak simülasyonu gerçeklenmiştir. Daha sonraki bölümlerde, klasik tasarımların kullandığı yöntemlerden farklı bir yöntem kullanılarak bir paralel önek toplayıcı tasarlanmıştır. Yine bu tasarım VHDL dilinde simüle edilerek klasik yöntemlerle karşılaştırılmış ve gecikme süresi olarak daha iyi bir sonuç elde edilmiştir. Yine bu mimariler FPGA kiti kullanılarak gerçeklenmiş ve sonuçlar uygulamalı olarak gösterilmiştir.

Design Of High Performance Parallel Prefix Adders For Fast Computation

The adder circuits are commonly used in computer arithmetic. Especially the adders are used in designing circuits that directly affect the performance of the processor. This situation, increases the importance of the adder circuits in terms of performance and efficiency. For this purpose the parallel adders, which allow the more than one processes at the same time and same level, were designed and positive results have been achieved by increasing efficiency. The parallel prefix adder that is special type of parallel adder, was designed by developing the previous designs over time.

Firstly, Sklansky parallel prefix adder was designed in 1960. In later years Kogge Stone and Brent-Kung prefix adders has been developed which have area and fan-out advantages according to Sklansky by inceasing the number of levels. These three forms are accepted the basis of parallel prefix adder field, and in recent years by using these designs, developed some hybrid studies and tried to achieve more efficient results. So the purpose of this study, making an optimum parallel prefix adder which is more efficient than the other studies by using a different method.
In this study, firstly, the structure and working system of parallel prefix adders were discussed, the basis designs, Brent Kung, Kogge Stone and Sklansky prefix adders were examined and simulated by using VHDL (Very high speed integrated circuit Hardware Description Language). In the next chapters, new parallel prefix adder was designed using a different method from the classic designs. This new design was also simulated using VHDL, compared with the other methods and obtained a better result for latency. Also these architectures were implemented using FPGA device and the results were presented.

KALAFAT Senai
Danışman : Prof.. Dr. Ahmet SERTBAŞ

Anabilim Dalı : Bilgisayar Mühendisliği

Mezuniyet Yılı : 2011

Tez Savunma Jürisi : Prof. Dr. Ahmet SERTBAŞ

Prof. Dr. A. Halim ZAİM

Yrd. Doç. Dr. Muhammed Ali AYDIN

Yrd. Doç. Dr. Oğuzhan ÖZTAŞ

Yrd. Doç. Dr. Tolga ENSARİ

Nesneye Yönelik Programlama İçin Dinamik Bellek Tahsis/İade Davranışı İncelemesi

Bir bilgisayar uygulamasında iki temel bellek alanı bulunmaktadır. Bunlardan biri kullanıcı kontrolü olmaksızın yönetilen durağan bellek iken diğeri kullanıcıya esnek bir yapı sunan dinamik bellektir. Fakat kısıtlı bir kaynak olan bu dinamik bellek alanının verimli ve etkin bir biçimde kullanılması için yönetilmesi ve organize edilmesi gerekmektedir. Bu kısıtlı bellek kaynağının çeşitli yöntemler kullanılarak en iyi şekilde kullanılmasını amaçlayan mekanizmaya dinamik bellek yönetimi denilmektedir. Dinamik bellek alanının yönetilmesi oldukça zor ve karmaşıktır. Bu sebeple dinamik bellek yönetimini en iyi şekilde gerçeklemek için birçok yöntem geliştirilmiştir. Kısıtlı bir kaynağın en verimli şekilde kullanımını amaçlayan bu yöntemler zaman içinde programlama dillerindeki değişiklikler sebebiyle değişime uğramıştır.

Benjamin Zorn ve Dirk Grunwald (1992) tarafından C programla dili üzerinde yapılan çalışmalar göstermiştir ki bir uygulamanın toplam tükettiği çalışma süresinin %30’u bellek yönetimine gitmektedir. Berger ve McKinley (2001) tarafından nesne yönelimli bir dil olan C++ üzerinde yapılan çalışma ise bu oranın %60 değerine kadar çıkabildiğini göstermiştir. Haggander ve Lundberg (1998) tarafından yapılan bir başka araştırma nesne yönelim bir dil olan C++ dilinin nesne yönelimli olmayan C diline oranla 20 kat daha fazla bellek kullanabildiğini göstermiştir. Tüm bu sonuçlar dikkate alındığın da nesne yönelimli dillerin etkinliği zaman içerisinde hızla artarak dinamik bellek yönetimi konusunun daha ehemmiyetli bir hale gelmesine sebep olmuştur. Nesne yönelimli olmayan C ve benzeri diller için geliştirilmiş bir çok yöntem genel manada nesne yönelimli dillerde de kullanılabilmesine rağmen en iyi performansı vermedikleri görülmüştür.

Nesne yönelimli dillerin temelinde yer alan nesneler ufak boyutlu değişkenleri içinde barındırarak daha büyük yapı taşları oluşturmuşlardır. Nesneler arasındaki ilişkiler, nesnelerin ömrü, nesnelerin boyutları ve bunun gibi özellikler dikkate alındığında nesneler için daha hızlı ve verimli tahsisatçıların geliştirilebileceği görülmüştür.

Bu çalışmada genel bir işletim sistemi tahsisatçısı ile belirli bir uygulamada kullanılmak üzere geliştirilmiş hibrit bir tahsisatçı arasında nesneye yönelik bir dil olan C++ üzerinde karşılaştırmalar yapılmıştır. Tahsisatçılar, bir uygulamanın maruz kalacağı tahsis ve iade talepleri doğrultusunda nesne boyut kriteri de göz önüne alınarak test ve analiz edilmiştir. Bu testler sonucunda geliştirilen tahsisatçının işletim sisteminin

standart tahsisatçısına oranla daha yüksek bir performans gösterdiği görülmüştür. Bu veriler doğrultusunda nesne yönelimli dillerde nesne temelli geliştirilen tahsisatçıların daha başarılı performans gösterebileği görülmüştür.

A Study Of Dynamıc Memory Allocatıon/Deallocatıon Behavıor For Object Orıented Programmın

In a computer application there are two basic memory regions. One of them is static memory, and the other one is dynamic memory which offers great flexibility to the user. However, to use limited dynamic memory resource in an efficient way, it should be managed and organized. The mechanism that targets to use limited dynamic memory resource in a better way by various methods is called dynamic memory management. Management of dynamic memory is pretty hard and complicated. That's why lots of methods are proposed to improve dynamic memory management. By the changes in programming languages, the methods that aim to use this limited resource in a better way are evolved in time.

The studies on the C programming language that Benjamin Zorn and Dirk Grunwald made shows that an application spends %30 of the total running time to the memory management. The studies on the C++, which is an object oriented programming language, that Berger and McKinley (2001) made shows that this ratio can climb up to the %60. Additionally, Hagander and Lundber (1998) shows that C++ object oriented programming language can use 20 times more memory than the C programming language which is not an object oriented programming language. Considering the above labors, since the usage of object oriented programming languages are rapidly increasing, the dynamic memory management issue became more important. The methods that target C and similar programming languages which are not object oriented can be used in object oriented programming languages but they do not perform well.

The objects which are the basis of object oriented programming languages became big structures by containing the small size variables. When the relations between objects, life of the objects, size of the objects and similar properties are considered, it show that faster and efficient memory allocators can be developed.

In this work, comparisons between the operating system allocator and a hybrid allocator which will be used for a specific application are made on the C++ object oriented programming language. Allocators are tested and analyzed while considering the size of the objects, according to the applications memory allocation and deallocation demands. These tests show that proposed allocator has better performance when compared to operating system allocator. In accordance to these results, the object oriented allocators have higher performance on the object oriented programming languages.