Plan de afaceri

Cunostinte tehnice

In cadrul proiectului de cercetare “Mecanisme avansate de securitate implementate in hardware (MASH)” (contract nr. 81-038/2007), desfasurat in cadrul Programului National de Cercetare Inovare II (PNCDI2) incheiat in octombrie 2010, au fost dezvoltate o serie de competente tehnice care pot fi exploatate din plin in cadrul acestui proiect.

Obiectivul principal al proiectului MASH, a fost realizarea unei platforme hardware-software destinata pentru dezvoltarea ulterioara de aplicatii diverse cum ar fi criptoare de date, acceleratoare criptografice, module de securitate, protocoale dedicate, etc. In cadrul acelui proiect s-a realizat implementarea hardware a unor algoritmi criptografici standard, folosind tehnologia ariilor logice programabile (FPGA) precum si componentele necesare pentru utilizarea acestora din aplicatii dedicate de pe PC.

Principalele componente rezultate in urma cercetarii/dezvoltarii realizate in proiectul MASH sunt:

• 
  Implementare pe FPGA a algoritmului criptografic AES, in toate cele 3 variante ale sale (AES-128, AES-192 si AES-256), in modurile de lucru ECB (standard) si CBC.
  
• 
  Implementare pe FPGA pentru algoritmii de hash SHA-1 si SHA-256.
  
• 
  Implementare pe FPGA a unor componente de control pentru blocurile de criptare si de hash amintite mai sus.
  
• 
  Implementare pe FPGA a unor componente de comunicatie pe interfata PCI Express (PCIe) necesare pentru comunicatia modulului cu aplicatiile client de pe PC.
  

De asemenea, s-a avut în vedere realizarea unui mecanism viabil care să permită ulterior implementarea hardware a unor algoritmi proprietari de criptare.

Au mai fost dezvoltate de asemenea cateva componente software compatibile cu sistemul de operare Linux necesare utilizarii componentelor hardware dezvoltate in FPGA, din aplicatii executate pe PC:

• 
  Driver pentru kernelul de Linux pentru comunicatia cu modulele din FPGA
  
• 
  Interfata de programare de aplicatii (API) pentru dezvoltarea de aplicatii care sa utilizeze componentele din FPGA
  

Componenta finala rezultata in cadrul proiectului a fost un modul hardware sub forma unei placi (in acest sens s-a folosit o placa de dezvoltare) capabila sa functioneze pe post de accelerator criptografic, avand la baza un circuit FPGA din familia Xilinx Virtex 5, unde au fost incarcate componentele de criptare si control prezentate mai sus. Interfatarea placii cu FPGA cu aplicatiile software de pe PC s-a realizat pe o distributie de Linux, comunicatia PC-FPGA realizandu-se pe magistrala PCI Express (PCIe).
Blocurile de calcul specifice algoritmului AES au fost implementate folosind limbajul de descriere hardware VHDL. Blocurile pentru gestiunea interfetei PCI Express, precum si cele necesare calcularii rezumatului folosind algoritmului SHA au fost implementate folosind limbajul Verilog. Integrarea tuturor componentelor intr-un singur design, simularea, depanarea, sinteza si implementarea in FPGA au fost realizate folosind intrumentele software ModelSim al firmei Mentor Graphics si ISE Foundation al companiei Xilinx.
La finalizarea proiectului, rezultatele obtinute au fost diseminate in cadrul unor articole de cercetare prezentate la conferinte internationale din tara si strainatate:

• 
  V. Togan, M. Togan, A. Floarea, G. Budariu, “A Hardware Implementation of AES”, International Conference on Security for Information Technology and Communications (SECITC'10), November 2010, Bucharest Romania.
  
• 
  M. Togan, A. Floarea, G. Budariu, “Design and Implementation of Cryptographic Modules on FPGAs”, European Conference for the APPLIED MATHEMATICS and INFORMATICS, Vouliagmeni, Greece, December 29-31, 2010.
  

2.