SYLLABUS
pentru disciplina:
”ORGANIZAREA CALCULATOARELOR”
FACULTATEA: AUTOMATICĂ ŞI CALCULATOARE
DOMENIUL / SPECIALIZAREA: CALCULATOARE ŞI TEHNOLOGIA INFORMAŢIEI
Anul de studii: II
Semestrul: 2
Titularul cursului: prof. dr. ing. Mircea Vlăduţiu
Colaboratori: as. ing. Lucian Prodan, as. ing. Mihai Udrescu
Numar de ore/saptamana/Verificarea/Credite
|
Curs
|
Seminar
|
Laborator
|
Proiect
|
Examinare
|
Credite
|
2
|
0
|
2
|
1
|
Examen scris
|
5
|
A. OBIECTIVELE CURSULUI
Cursul urmăreşte însuşirea de către studenţi a modului de funcţionare a unităţilor centrale de procesare. În acest sens, sunt prezentate principiile de design şi evaluare a unui set de instrucţii. De asemenea, se urmăreşte asimilarea tehnicilor de proiectare în variantă microprogramată a unităţilor de control.
B. SUBIECTELE CURSULUI -
Organizarea unităţii centrale de procesare
-
Ciclul instrucţiei
-
Caracteristicile arhitecturilor de seturi de instrucţii
-
Structura unităţii centrale de procesare
-
Maşina DLX non-pipeline
-
Arhitectura DLX
-
Performanţa la maşina DLX
-
Sinteza unităţilor de control
-
Sinteza unităţilor de control în logică cablată
-
Sinteza unităţilor de control în logică microprogramată
3. Sisteme de intrare-ieşire
3.1 Generalităţi. Clasificări
3.2 Intrarea-ieşirea programată
3.3 Sisteme de intrare-ieşire cu acces direct la memorie (DMA)
3.4 Sisteme de intrare-ieşire cu întreruperi
3.5 Selecţia întreruperilor
3.6. Întreruperi vectorizate
C. SUBIECTELE APLICATIILOR (laborator, seminar, proiect)
-
Simularea în VHDL a proiectului lui Wilkes
-
Exemplu de secvenţiere a microinstrucţiilor simulat în VHDL
-
Simularea în VHDL a unui registru pipeline de microinstrucţii
-
Sinteza şi simularea unei mici unităţi de control microprogramat
-
Sinteza şi simularea în VHDL a unităţii de control microprogramat pentru un dispozitiv de înmulţire “paper and pencil”
-
Sinteza şi simularea în VHDL a unităţii de control microprogramat pentru un dispozitiv de înmulţire Robertson
-
Sinteza şi simularea în VHDL a unităţii de control microprogramat pentru un dispozitiv de înmulţire Booth modificat
-
Sinteza şi simularea în VHDL a unităţii de control microprogramat pentru un dispozitiv de împărţire cu restaurare a restului
-
Sinteza prin “encoding by function” şi simularea în VHDL a unităţii de control microprogramat pentru un dispozitiv de înmulţire Booth
-
Simularea unei mici unităţi centrale de procesare pentru un calculator cu set restrâns de instrucţii
-
Sinteza şi simularea unei unităţi exemplu de control nanoprogramat
-
Simularea unui controler DMA exemplu
-
Simularea unui circuit de arbitrare a întreruperilor
D. BIBLIOGRAFIE
1. David A. Patterson, John L. Hennessy: “Computer Architecture. A Quantitative Approach”, Morgan Kaufmann Publishers Inc., San Francisco, CA, 1990, 1996, 2003.
2. David A. Patterson, John L. Hennessy: “Computer Organization & Design. The Hardware/Software Interface”, Morgan Kaufmann Publishers Inc., San Francisco, CA, 1992, 1997.
3. William Stallings: “Computer Organization and Architecture. Designing for Performance”, Prentice Hall International, 1996, 2000, 2003
E. PROCEDURA DE EVALUARE
Examen scris şi oral la sfârşitul semestrului (durata totală a examenului este de 3 ore). Opţional examen parţial la jumătatea semestrului. În nota finală se iau în considerare prezenţa la curs (15%), activitatea la laborator (25%) şi notele la examenele scrise şi orale. Lucrările de laborator se concretizează în teme de casă care se predau săptămânal.
F.COMPATIBILITATE INTERNATIONALA Princeton University, Stanford University, Berkeley University.
Data: 30.05.2006
DIRECTOR/SEF DEPARTAMENT/CATEDRA TITULAR DE DISCIPLINĂ,
Prof. dr. ing. Vladimir CREŢU Prof. dr. ing. Mircea VLĂDUŢIU
"UNIVERSITATEA „POLITEHNICA”DIN TIMIŞOARA
SYLLABUS
pentru disciplina:
“CIRCUITE INTEGRATE”
FACULTATEA: AUTOMATICĂ ŞI CALCULATOARE
DOMENIUL / SPECIALIZAREA: CALCULATOARE ŞI TEHNOLOGIA INFORMAŢIEI
Anul de studii: II
Semestrul: 2
Titularul cursului: prof. dr. ing. Mircea Stratulat
Colaboratori: as. ing. Daniela Stănescu, as. ing. Dan Chiciudean, as. ing. Bogdan Ciubotaru
Numar de ore/saptamana/Verificarea/Credite
| |
Dostları ilə paylaş: |