Edouard bechetoille



Yüklə 15,8 Kb.
tarix27.11.2017
ölçüsü15,8 Kb.

Edouard BECHETOILLE
edouard.bechetoille(¯a_)cpe.fr

INGENIEUR DE RECHERCHE




FORMATION

2003-2004 -3ème année à CPE Lyon (ENSI Chimie Physique Électronique) filière Électronique et Télécommunications de l’Information, option Microélectronique :

- Projet conception d’un ASIC, programmation d’un FPGA et d’un DSP. (3 mois complets)

- Niveau DEA « Dispositifs de l’Électronique Intégrée » (INSA de Lyon)

- Membre de la « Journée entreprises CPE Lyon » : prospecteur d’entreprises, animateur de la table ronde intitulée « les métiers de l’électronique et de l’informatique : leurs évolutions » 

- Participation au séminaire « création d’entreprise » en microélectronique à l’Ecole de Management de Lyon (EM).

2000-2002 -1ère et 2ème année à CPE Lyon

Matières étudiées : électronique générale, logique séquentielle, architecture à microprocesseur, traitement du signal, image, système d’exploitation, informatique, mathématiques appliquées.

-Projet de création d’entreprise en partenariat avec l’EM Lyon. Business Plan, étude de marché, méthode d’implantations, de gestion. Rapport et présentation orale.

1997-2000 Classes préparatoires, Math sup, Math spé, filière Physique Chimie. Lycée Boisfleury Grenoble.


1997 Baccalauréat Scientifique option mathématiques. Lycée Boisfleury, Grenoble

EXPERIENCE PROFESSIONNELLE

Depuis le Ingénieur de Recherche CNRS 2ème classe, pour l’IN2P3 à l’IPNL.

1er Décembre 2006  Conception d’ ASIC pour la physique des particules.
Octobre 2005 Ingénieur Associé. INRIA Rhône-alpes, ENS Lyon , LIP UMR5668, équipe ARENAIRE

/ Novembre 2006 - Développement logiciel d’une bibliothèque d’opérateur de données « virgule flottante », sur des architectures « virgule fixe ». Connaissances nécessaires en DSP, compilation, algorithmie, assembleur. Recherche d’adéquation entre algorithmes et architectures. Tests de performances.

- Organisation à l’ENS-Lyon de JNAO06 : Journée Nationale d’Arithmétique des Ordinateurs
Mars-Sept 2005 Ingénieur Expert. INRIA Rhône-alpes, ENS Lyon, LIP UMR5668, équipe COMPSYS

- Partitionnement automatisé pour la synthèse de haut niveau de circuits. Développement sous Emacs et Mathematica de l’environnement MMAlpha.

- Vérification du code VHDL généré sous ISE+ModelSim. Alpha est un outil de recherche qui génère du code VHDL synthétisable pour des applications fortement piplinées.
Mars-août 2004 Designer analogique stagiaire. PHILIPS Semiconductors Nijmegen (Pays-Bas) : optimisation d’une PLL à bande étroite FM démodulatrice du son de Télé sur puce. Calcul des coefficients ‘petit signaux’ du circuit à partir des schémas électriques, simulations temporelles sous CADENCE, modélisation, mise en évidence des faiblesses du circuit et propositions d’améliorations en vue d’un test chip.
2002-2003 Elève ingénieur (année en entreprise). MESSIER-BUGATTI Groupe SNECMA, Villeurbanne (69) : étude sur onduleurs de chauffe par induction électromagnétique, localisation du pic de température; création et dispense de cours de formation aux opérateurs (logiciel de GMAO, postes de travails).
2000/2002 Surveillant d’examens. IUT A, Feyssines (69).

Cours particuliers en mathématiques, physique, chimie (niveau lycée).
Juillet/août 01 Agent d’expédition. Stage ouvrier chez SCHNEIDER ELECTRIC, Grenoble. Organisation de livraison entre les transporteurs et les clients.
Juillet/août 00 Manipulateur produits chimiques. AQUAZUR, Crolles (38) : détartrage de machines à papier à l’aide de produits chimiques caustiques.
Juillet/août 99 Assistant de laboratoire spécialisé en traitement des eaux. HOUSEMAN, Manchester (Royaume Uni) : analyses d’échantillons, contrôle de qualité, microbiologie.

LANGUES

Anglais : courant.

Allemand : lu, écrit et parlé.

Néerlandais : notions



PUBILCATION


CMOS Charge amplifier for liquid argon Time Projection Chamber detectors, WOLTE8 22-25 Juin 2008

COMPETENCES INFORMATIQUES

Programmation :

- Langage C/C++ : bibliothèque flottante sur processeur virgule fixe, programme de Ray-Tracing.

- Assembleur : configuration de microcontrôleurs, protocoles de communication. Instruction Set ADSP 218x (Implantation d’un FIR), DSP TI C6000 (optimisation de code), DSP ST200

- VHDL : cible FPGA Xilinx, conception de filtres, graph. d’état, synthèse, génération de code.

- Prolog : réalisation d’un analyseur syntaxique pour le déplacement d’un traceur.


- Système d’exploitation : Windows,  Linux/Unix

- Outils de conception : Cadence, Code Composer Studio, ModelSim+ISE, Visual DSP

- Logiciels mathématiques : MathCad, Mathematica, Matlab, Maple

- Divers : perl, make, cygwin




ACTIVITES ET CENTRES D’INTERETS

- Membre organisateur de la « Journée Entreprise CPE Lyon » 2004



- Champion Handball inter-universitaire en 2003, Hapkido (auto-défense), ski, VTT
Yüklə 15,8 Kb.

Dostları ilə paylaş:




Verilənlər bazası müəlliflik hüququ ilə müdafiə olunur ©muhaz.org 2020
rəhbərliyinə müraciət

    Ana səhifə